PATENT ABSTRACTS OF JAPAN

(11) Publication number: 63308797 A

(43) Date of publication of application: 16.12.88

(51) Int. CI

G11C 17/00 H01L 27/10 H01L 29/78

(21) Application number: 62144033

(22) Date of filing: 11.06.87

(71) Applicant:

OKI ELECTRIC IND CO LTD

(72) Inventor:

KITAZAWA SHOJI ONO TAKASHI

(54) SEMICONDUCTOR STORAGE DEVICE


(57) Abstract:

PURPOSE: To obtain a memory capable of erasure and write for an EPROM base by providing a control means to a memory matrix comprising a MOSFET having a floating and a control gate and applying a prescribed voltage to both the gates and 1st and 2nd electrodes.

CONSTITUTION: Memory elements $M_{11}WM_{32}$ having floating/control gate are arranged in a matrix. A voltage switching circuit 26 is connected to a common line B of the matrix, a common line B is connected to ground at write/readout and a high voltage below the breakdown voltage of the memory element M and its vicinity is supplied in response to an erasure signal. A row decoder 25 is connected to a word line to turn on all FETs 21_aW21_c of the selection circuit in response to the erasure signal. A block 28 is provided with a means 29 outputting a write signal to a node 27 of the selection circuit in response to the write control signal, a circuit 30 having a function keeping a constant voltage and outputting an output in response to the current and a sense amplifier 31 amplifying the output of the circuit 30 at readout and stopping the readout by the signal of the signal line A at erasure. Through the constitution above, write/erasure is applied

to the memory element having a floating gate quickly by a minute current to improve the function and circuit integration.

COPYRIGHT: (C)1988,JPO&Japio



⑲ 日本 国特 許 庁 (JP)

⑪特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭63-308797

<pre>⑤Int.Cl.¹</pre>	證別記号	庁内整理番号		❸公開	昭和63年(198	88)12月16日
G 11 C 17/00	309	C - 7341 - 5B				
H 01 L 27/10 29/78	4 3 3 3 7 1	B - 7341 - 5B 8624 - 5F 7514 - 5F	審査請求	未請求	発明の数 1	(全13頁)

◎発明の名称 半導体記憶装置

②特 願 昭62-144033

②出 願 昭62(1987)6月11日

②発 明 者 北 沢 章 司 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 ②発 明 者 小 野 隆 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 ②出 願 人 沖電気工業株式会社 東京都港区虎ノ門1丁目7番12号

②代 理 人 弁理士 清 水 守

明細 曹

1. 発明の名称

半導体記憶装置

2. 特許請求の範囲

(1)

- (a) メモリセルがフローティングゲート及びコントロールゲートを有し、マトリックス状に配置された複数のMOSトランジスタからなるメモリマトリックスと、
- (b) データ消去動作時に、前記MOSトランジスタのコントロールゲートに接地電位を供給する手段と、
- (c) データ消去動作時に、メモリマトリックスの MOSトランジスタの第1の電低にメモリセルの 降伏電圧以下であり、かつ、該降伏電圧の近傍の 電圧を印加する手段と、
- (d) データ消去動作時に、メモリマトリックスの MOSトランジスタの第2の電極にMOSトラン ジスタに電波が流れない程度の電圧を印加する手

段を具備するようにしたことを特徴とする半導体 記憶装置。

- (2) データ誘致り時に、前記メモリセルのフローティングゲート内の電荷量と、前記メモリセルのコントロールゲートに印加される電位とに応じて、前記メモリセルの第1の電極と第2の電極との間に流れる電流により、データを誘取る手段を有することを特徴とする特許請求の範囲第1項記載の半導体記憶装置。
- (3) 前記メモリセルのコントロールゲートに、 該メモリセルの第1の電極と第2の電極とを導通 させる電位を与え、かつ、第1の電極に電波を流す えて、第1の電極と第2の電極の間に電波を流す ことにより、前記メモリセルのフローティングゲート内の電荷量を変化させる手段を有することを 特徴とする特許請求の範囲第1項記載の半導体記 健装置。
- (4) 前記メモリセルのコントロールゲートに、 前記メモリセルの第1の電極と第2の電極とを非 選通とする電位を与え、かつ、第1の電極又は第

特開昭 63-308797(2)

2 の電極に、前記第 1 の電圧と異なる第 2 の電圧 を与えることにより、前記メモリセルのフローティングゲート内の電荷量を変化させる手段を有す ることを特徴とする特許請求の範囲第 1 項記載の 半導体記憶装置。

- (5) 前記非再通とする電位は半導体基体にバイアスされる電位と同一であることを特徴とする特許球の範囲第4項記載の半導体集積回路装置。
- (6) データ消去動作時に、前記第2の電圧は前記メモリセルの第1の電極又は第2の電極に降伏を生ぜしめない電圧を印加することを特徴とする特許請求の範囲第4項記載の半導体記憶装置。
- (7) 前記第2の電圧をマトリックス状の列に選択的に与える手段を具備していることを特徴とする特許請求の範囲第4項記載の半導体記憶装置。
- (8) 前記非運通とする電位をマトリックス状の 行に選択的に与える手段を具備していることを特 徴とする特許請求の範囲第4項記載の半導体記憶 装置。
- (9) 前記第1又は第2の電圧を前記列に与えた

を持つことにより、書替え可能な集積回路装置としては、最も集積度の高い BPROM (紫外線により消去可能なPROM) と、類似なメモリ素子を用いて電気的な書替え、特に、消去を行う提案がなされてまた

その第1はトンネル現象を利用するもので、予め、高電位を印加する配線層を決定しておき、他のコントロール手段で、極力フローティングゲートの電位を低下させて、フローティングゲート内の電子を抜き取る方法である。 春込みは EPROMと 同様にドレイン近傍で発生するホットエレクトロンによるフローティングゲートへの電子往入によ

第3 図は BPROMメモリ素子の等価回路であり、 図中、1はコントロールゲート、2 はフローティ ングゲート、3 はドレイン、4 はソースである。 また、第4 図は、更に、電極5 を追加したもの であるが、これを特に消去電極とすることもでき る。フローティングゲート2 と他の四種の電極1・ 3、4、5 は、酸化膜により能縁されているため、 回数を記憶する手段を有することを特徴とする特 許額求の範囲第7項記載の半導体記憶装置。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、半導体記憶装置に係り、特に、電気 的に消去可能な不揮発性半導体記憶装置に関する ものである。

(従来の技術)

従来、禁出し専用不揮発性半速体記憶装置において、それに審込まれたデータの電気的な消去方法としては、各種の提案がなされている。特に、EEPRON (Electrically Erasable PRON)として知られる記憶装置では、薄い酸化膜中の電子のトンネル現象を利用してデータの書替えが可能となな、製品は市販されている。しかし、EEPRONでは、1つのメモリセルを構成するために2つのトランスタを用いていること、又、トンネル現象は、1つのメモリセルを構成するために2つのトランスタを用いていること、又、トンネル現象は、分、集積度の点で EPRON (Erasable PRON) と比べて不利となっていた。このため、フローティング

酸化膜の膜厚を制御すれば、トンネル現象により 電子をフローティングゲートより抜き取ることは 可能である。

第2の方法として、 EPRONメモリ 案子のドレインのプレークダウン (降伏) を用いる方法が提案されている。

この方法は、第3図に示す EPRONメモリ素子を用いて、書込みは通常の EPRONと同一に、コントロールゲート1とドレイン3に高電圧を印加し、P型の基板及びソース4は接地とし、ドレインが傍にアバランシェを発生させて、フローティングゲート2に電子を注入する。消去は、ドレイン3を高電圧、P型基板を接地電圧とし、コントロールゲート1に負電圧を印加し、ドレイン3近傍にブレークダウンを発生させ、その際、発生することにより実行させる。

なお、上記した先行技術は、例えば、特公昭61 -6475号、特公昭61-20958 号、特公昭61-30351 号、特公昭61-30354 号、特開昭61-165895号等

a)			
			•
	•		

特開昭 63-308797(3)

に記載されている。

(発明が解決しようとする問題点)

しかしながら、上記した第1の方法は、電子を 抜き取った後のフローティングゲートの電位制御 が難しく、又、トンネル現象を引き起こす電位が 比較的高いことにより、 EPRONに比べて、製造の 困難さと、無積度の低下とを免れ得なかった。

また、上記した第2の方法は、消去時に多量の 電波を必要とすると共に、食電位を必要とする。 食電位はP型基板の電位以下の電位となるため、 N型不純物拡散層、即ち、N型トランジスタのソ ~ス、ドレインにパイアスすることができない。

従って、Nウェル(well) CMOSのPMOSトランジス 夕及び多結晶シリコン等の抵抗素材のみを用いて 論理制御せねばならず、回路形成上の制約が非常 に大きい。また、現在 EPROMの主波であるE-DMOS (Enhancement-Depletion MOS) 型集積回路には適 用できない。

本発明は、以上の欠点を除去して、 EPROMと同一構造のメモリ素子を用い、 EPROMと同一の集積

度を可能としながら、電気的なデータの消去と再 書込みを可能とする半導体記憶装置を提供することを目的とする。

(問題点を解決するための手段)

本発明は、上記問題点を解決するために、メモリセルがフローティングゲート及びコントロールゲートを有する複数のMOSFETからなるメモリマトリックスと、データ視去動作時、そのメモリマトリックスのMOSFETのゲートに接地電位を供給する手段と、データ消去動作時、そのメモリセンジスタの第1の電極にメモリセルの降伏電圧以下であり、、データ消去動作時、そのメモリマトリックスのMOSトランジスタに電流が流れないその質極に、MOSトランジスタに電流が流れないもの電圧を印加する手段を設けるようにしたものである。

(作用)

本発明によれば、第1図に示すように、メモリ 素子M::~M::はフローティングゲート及びコン

トロールゲートを有し、マトリックス状に配置さ れる。電圧切換回路26はメモリマトリックスの共 通線Bに結合され、かつ、データ表认み及び読出 し動作時は、共通線Bに接地電位を供給し、消去 信号に応答して、データ消去動作時、メモリ素子 の降伏電圧以下であつて、かつ、その降伏電圧近 傍の高電圧を供給する。行デコーダ25はメモリマ トリックスのワード線に結合され、かつ、データ 消去動作時、データ消去信号に応答して、全ワー ド線を接地電位又はその近傍の電位にする。一方、 列デコーダ24は書込み及び読出し時には、選択回 路のMOSFET21a~21cのいずれかを選択し、消去 動作時には、データ消去信号に応答して選択回路 の全MOSFET21a~21cをオン動作させる。ブロッ ク28には書込み制御信号に応答して、選択回路の ノード27に書込み信号 (+7V) を出力する手段 29と、選択回路のノード27を定電圧 (例えば+2) . V)に保持するアルアップ機能と、ノード27へ出 力される電波に応答する出力信号を出力する回路 30と、読出し動作時に回路30の出力信号を増幅し、

消去動作時、消去信号線 A からの消去信号により 統出し動作を停止するセンスアンプ回路31を設け る。

このように、簡単な構造からなるEPROM を基本 構成として、かつ、100 μA程度の微少な電流で 短期間にフローティングゲートを有するメモリ素 子のデータの書込み、消去が可能であり、使用電 圧も最大14 V程度に低波することができるので、 大幅な機能及び集積度の向上を図ることができる。 (実施例)

以下、本発明の実施例について図面を参照しな がら詳細に説明する。

本発明は、プレークダウン以前に発生するジャンクション電波とチャネル電波のアバランシェにより発生する高エネルギー電子とを用いて、フローティングゲートへの電荷の出し入れを行うように構成する。

まず、書込み、即ち、フローティングゲートへ の電子の注入について説明する。

第5図及び第6図は本発明に用いるフローティ

特開昭 63-308797(4)

ングゲートを有するメモリ素子の構成図であり、 第5図はそのメモリ素子の平面図、第6図は第5 図のVI - VI級断面図である。

図中、10はP型基板、11はドレインを形成する N型不純物拡散層、12はポリサイドで形成される コントロールゲート、13はボリシリコンで形成さ れるフローティングゲート、14はソースを形成す るN型不純物拡散層である。これは EPROMのメモ り素子と同一であり、杏込みの原理も BPROMと同 ーである。具体的に示すと、P型基板10を0V、 ソース14に 0 V、コントロールゲート12に14V、 ドレイン11に7Vを印加する。前記パイアス条件 により、ドレイン11近傍のチャネル部に高電界領 域が発生し、そこで、生成された高エネルギーの エレクトロンがフローティングゲート13を囲む酸 化膜のエネルギー障壁を乗り越えて、フローティ ングゲート13に波入する。これにより、メモリ素 子のコントロールゲートをゲートとする MOSトラ ンジスタの碩値電圧が上昇する。

この書込み条件は、ドレイン電圧が7Vであり、

通常の EPROMの書込み電圧 8 ~10 Vに比べて低く 設定されている。

第7図にこの場合の客込み後のメモリ案子の関 値電圧の変化の実測値を示す。

なお、電圧としては 7 V を印加し、縦軸にはメモリ素子の関値電圧、接軸には径過時間を示す。 第 7 図より、書込み条件としては、余裕を持っていることが分かる。図には示さないが、実測結果より、ドレイン電圧は 4 V 以上あれば電込みは実行できる。

消去については、ドレインに審込み時より十分 高い電圧を印加する。以下実施例では14 V を印加

一般に知られているように、 P N ジャンクションに逆方向電圧を印加すると、 微器な暗電液が流れるが、電圧の上昇に従って、 空乏層内で衝突電 離が発生し、 それによる電流が空乏層と、 中性の半導体との界面で捕獲される中性の半導体内の少数キャリア及び空乏層中で生成される電子正孔対による電流を上回るようになる。 一般に定義され

る増倍係数Mは実験式として、

 $M = 1 / (1 - (V / V_*) *) - (1)$

V。:プレークダウン電圧

n : 集材による因子

として<mark>要される。M→∞</mark>がブレークダウンと定義 されている。

又、MOS トランジスタのドレイン電圧上昇によるブレークダウンについてはゲート電圧依存性があり、N型 MOSトランジスタの場合、ゲート電圧が低い程ブレークダウン電圧は低下する。これはドレイン近傍の空乏層中の電界強度がゲート電圧に依存するためである。

第8図に、第7図に示されたものと同一形状の EPRON メモリ素子のドレインに高電圧を印加した 場合のドレイン電流の変化を示す。緩触にはドレ イン電流、機軸にはドレイン電圧が示されている。 図中、a はフローティングゲートの電位を-4

Vに固定したものであり、 b. c. d はそれぞれ - 2 V. 0 V. 2 Vに固定したものである。ソース電位は 2 V、基板電位は 0 Vである。図中、e

このジャンクション電流は、フローティングゲート内の過剰負電荷を消滅させる働きを持つ。 第9図はその実測例を示す図であり、図中、 a はフローティングゲートに電子が注入されていない 状態での図値電圧を、 b はフローティングゲート 内に注入された電荷が、 ドレインのジャンクション電流によって中和されていく様子を隠値の変化

特開昭 63-308797(5)

として示す。グラフの経軸には国体電圧を、機軸はドレインに14 V、ソースに2 V、コの経過時間をデートと基板に0 Vを印加した場合のは、高電圧を 0 Vとしないのは、高電圧を 1 Vとりまった。では、なり、新たなキャリアの増化を引き起こし、新たなキャリアクションはである。このでは、なり、新たなキャリアの増化を引き起ことを はいいない でいたない でいた として ここれは本発明に とも・ 2 ではまり、電圧のマージを低下して 2 でにより、電圧のマージを低下でする。

又、第10図にメモリ素子のフローティングゲートの電位を示すための容量分布状態を示す。

図中、C,はコントロールゲートとフローティングゲートとの、C。はチャネル部とフローティングゲートとの、C。はソースとフローティングゲートとのそれぞれの容量を示す。C。はチャネル部と基板間の空乏層を介した容量であり、C。はC」とC。の

レイン及びソース電圧が上昇すると、容量Cs. Cs. の影響により、フローティングゲートの電位も上昇する。従って、前記パイアス条件での第9図のフローティングゲートの電位は書込まれた状態のメモリ素子で-2 V程度であり、消去された状態で1.5 V程度である。

第8図、第9図より、ドレイン電流は最大 100 μA 程度であり、同時に多数のメモリ素子を消去したり、 LSIの内部昇圧によって消去したりすることが可能な電波量である。又、今までの説明から明らかなように、ドレイン電圧の上昇速度を制御して、あるから、ドレイン電圧の上昇速度を制御して、消去時間内の電波を平均化することは容易である。これはドレイン電圧供給部に一定の負荷抵抗を持たせることによっても実現し得るものである。

第1図は本発明の第1の実施例を示す半導体記 位装置の回路図、第2図はその回路の各部の動作 フローチャートであって、第5図及び第6図に示 すフローティングゲートを有するメモリ君子が2 縦列接続された容量を示す。メモリ君子のフローティングゲートが図値電圧以下の場合は、チャネル電荷が存在しないため、容量C。が有効となり、関価電圧以上では容量C。が有効となる。

前記容量はメモリ素子の形状が複雑であること から、数値的に求めることは難しいが、通常これ らの容量関係は、

C. / (C. + C. + C. + C.) - 0.6 … (2) となる程度に設計される。又、通常、 書込み後に必要とされる、メモリ素子の関値電圧は読出し時、V。電理に、即ち、5 V程度である。メモリ素子の初期関値は 1.5 Vであるから、変化量は 3.5 Vであり、その場合、注入された電荷は関値測定時には容量C, に 据えられていることになる。 従って、関値変化量 3.5 Vのメモリ素子のコントロールゲート、ソース、ドレインすべてが接地されている状態でのフローティングゲートの電位は (2) 式より。

- 3.5 V × 0.6-- 2.1 V となる。未審込み状態では 0 V である。ここにド

×3のマトリックス状に配列されたものである。

図において、Mil~Mazは2×3のマトリック ス状に配列されたメモリ素子、21 a ~21 c はデー 夕線22a~22cを共通ノード27に選択的に接線す る MOSトランジスタ、23 a , 23 b はメモリ素子の コントロールゲートに結ばれるワード線、24はト ランジスタ21a~21cに選択信号を送出する列デ コーダ、25はワード線に選択信号を送出する行デ コーダである。26は電圧切換回路であり、14Vが 印加される端子26a、 0 V が印加される端子26b、 D-MOSFET26 c , 26 d 、MOSFET26 e , 26 f 、消去信 号が入力される端子33に接続さるインバータ26 h を有する。プロック28は、書込み制御回路29、流 出し回路30、センスアンプ31を含む。その書込み 制御回路29は、 V., 9 V が印加される端子36、書 込み制御信号が印加される端子37、D-MOSFEJ29a、 MOSPET29 b、29cを有し、読出し回路30は Ve.5 Vが印加される端子38、MOSFET30a, 30b, 30c, 30 e 、D-MOSFET30 d を有する。31はセンスアンプ、 39はデータ出力端子である。

特開昭 63-308797(6)

そこで、この回路の動作について説明する。

次に、読出しの場合は、第2図に示すように、例えば、A線及びB線は0V、C線に2Vが印加される。また、行アドレス信号に基づき、行デコーダ25からの出力により、ワード線232のみが選択され、Vcc5Vがメモリ柔子H... Ms., Ms.,

る。更に、ブロック28は決出し時及び消去時 2 V を、 書込み時 7 V を送出し、読出し時には送出出る電波量を検出する機能を有する。 書込みと説出しは、EPROM と同様である。即ち、行デコーダ25は選択されたワード線に14 V 程度の高電圧として、高電圧・0 とり、というと説出された書込みデータに促ってることは接地電位を共通ノード35に出力することにデータの選択出力を V を、電位として、 ブロック28 により 2 V を印加した状態であることにより、データの説出しが実行される。

書込まれたデータを消去するためには、ブロック28により共通ノード27の電位を 2 Vとし、全ワード級23 a . 23 b を 0 Vとし、トランジスタ21 a ~21 b を高電圧とし、共通ノード27の電圧 2 Vを各データ級22 a ~22 c に悪く。また、電圧切換回

列アドレス信号に基づき、列デコーグ24からの出力信号により、デーク級22cのみが選択され、メモリ素子Ha, . Haz のドレインにのみに 2 V が印加される。すると、メモリ素子Ha, に記憶されたデータのみが読出される。

次に、消去の場合について説明する。

第2回に示すように、消去信号が送出され、A級に Vcc5 V印加されると、電圧切換回路26からは
14 VがB線に出力され、また、C級に2 Vが印加される。更に、ワード線23 a 及び23 b は 0 V となり、デーク線22 a ~ 22 c に 2 Vが印加される。すると、2 × 3 の全てのメモリ案子のデータが消去される。

このように、端子33からの消去信号により消去 時、行デコーダ25は全出力0 Vを、列デコーダ24 は全出力高電位を与える。又、電圧切換回路26は 雄子33からの消去信号に応じて消去時、端子26 a より与えられる高電位14 Vを、書込み及び読出し 時には嫡子26 b より与えられる接地電位 0 Vを、 メモリ素子の共通ノード35に送出する概能を有す

路26により嫡子25 a の電圧を14 V とする。この状 態ですべてのメモリ素子は消去動作に入る。電子 **社入量の多いフローティングゲートを有するメモ** リ素子の一部は、プレークダウンを一時的に引き 起こす場合があるが、それによって生じるフロー、 ティングゲートの負電荷損失により、ブレークダ ウンは自動的に停止する。この状態で適当な時間 を経過させると、初期よりフローティングゲート 内に負電荷を有するものは、その電荷を失う。初 期より負電荷を有しないものは、そのドレインに 微弱な電波が発生するのみであるから、電荷の変 動はほとんどない。これにより、フローティング ゲート内に書込まれたデータは消去され、メモリ 素子は初期化される。この場合、消去の終了点は ・ ドレイン電流、即ち、電圧切換回路26より送出さ れる電流量の減少を検出することによることが可 能である。又、1つの集積回路装置内に電圧切換 回路26を複数持ち、消去をプロック化することに より、より少ない電流量で消去を実行することも 可能である。

特開昭 63-308797(プ)

次に、本発明の第2の実施例を第11図を用いて 説明する。

第11図では書込み時高電圧となるデータ線に消去時にも更に高い電圧を印加することにより、消去を実行する回路構成となっている。

図中、第1図と同様のものは同じ番号を付し、 異なるものについては、第1図とは異なった番号 を付与した。

プロック44は読出し及び書込みについては、第 1 図及び第 2 図と同様であるが、消去時には14 V を送出するものとする。

また、HOS トランジスタ43は熱出し及び審込み時には再通し、端子35を 0 V とし、消去時には非可通となって端子35の電位を上昇させるものである。但し、ダイオード接続された HOSトランジスタ42により端子35の電位は 2 V 以上にはならない。一般にはダイオード接続された HOSトランジスタ42を複数縦列接続して、電位を 2 V とするが、ここでは簡略のため1つの HOSダイオードで示す。図中、端子35の電位を上昇する要因は、メモリ索

子を経由して流れる電波である。

書込みと読出しに関しては、第1の実施例と同 一の手順によって実行される。この時のパイアス 電位も同一である。雪込みと消去とにメモリ素子 の同一の電極を用いることは、書込み時に既に書 込まれている非選択メモリ素子に微弱な消去を引 き起こさないようにしなければならない。第8図 に示すように、7Vのドレイン電圧でのジャンク ション電波は、フローティングゲートの電圧が一 4 V (グラフa 参照) であっても、10-*A以下で あり、実質的に消去に要する数 # A ~ 数10 # A の 電波と比べて、大きな比を有している。又、第8 図と第9図を比べてみると、同一電流であっても フローティングゲートの電位が上昇すると、閾値 の変化量は電流減少に比べて、更に大きく減少し ている。つまり、第9図に示されるように、消去 の初期にはΔV r は 2.5 V / lasec 程度であるが、 関値が 1.5 V に近くなると、0.25 V / 200 msec 程 度となりその差は2000倍である。第8図に示され るドレイン14 V での電波変化を見ると V rc = 2 V

(グラフィ参照) で1μA、Vェニー4Vで 100 μ A である。コントロールゲート、ソース及びド レインが定電圧でのフローティングゲートの電位 の変化量と閾値の変化量の関係は (2)式より 0.6 倍であるから、第8図の範囲は△V,10Vの範囲 を示していることになる。しかし、第9図での△ V,は約5 Vである。従って、第8図のグラフb に対応する電流変化量は最大 100倍以内であり、 前記の2000倍の消去速度と対比すると、フローテ ィングゲートの電子量が減少するに従って、ドレ イン電流に対する消去効率は1桁以下低下してい る。従って、書込み時データ線を共有する既書込 みメモリ素子の消去は書込み時ドレイン電圧1V であれば実質的には発生しない。消去は列デコー ダ41の出力を同時に高電位とし、複数のデータ級 に連なるメモリ素子を同時に選択して実行するこ ともできるし、データ線毎に選択的に実行するこ とも可能である。具体的にはプロック44で生成さ れた高電位14 V がトランジスタ21 a ~ 21 c を介し てデータ線22 a ~22 c に導かれる。共通ノード35 は初期には 0 Vであるが、メモリ素子のプレークダウン及びテーリング電流により電位は 2 Vに限しかし、 MOS ダイオード42により電位は 2 Vに限定される。又、プレークダウンを起こしたメモリ素子はカースではから、プレークダウンを停止し、共通である。 でした 2 Vを維持し、 消去が実行される。 消去時、 行デコーダ 25の出力はすべて 0 Vであることは 第10 変 旋例と同様である。この第2の実 旋例を用いれば、 例えば、現在の磁気ディスクに用いられるセクタの概念を取り入れて、データ線と対応させ、セクタ 単位での書込み及び消去が可能な類積回路装置を提供で

次に、本発明の第3の実施例を第12図を用いて 部期まる

第12図はビット単位で母込み及び消去が可能な 半導体記憶装置の回路図である。

図中、第1図と比べて機能の異なるもの及び追加したもののみに第1図の番号とは異なる番号を

特開昭 63-308797(8)

付与した。

この図において、第1の行デコーダ52は督込み 及び読出し時は1つの行線を選択して高電位14V とし、他は0Vとする。又、消去時には極性を反 転し、1つの行線を選択して0Vとし、他は高電 位9Vとする。消去時の第2行線 54,55を駆動す る第2の行デコーダ53は、消去時、選択された1 つの出力を2 Vとし、他の出力は9 Vとする。又、 第2の行デコーダ53は読出し及び書込み時には全 ての出力を0Vとする。列デコーダ51は選択され た出力を高電位とし、他は0 Vとする。プロック 56は読出し時2Vの電圧を出力し、又、同時に流 出する電流を検出する。番込み時には、書込みデ - 夕に従って 7 V又は O Vを出力する。 消去時に は14 Vを出力する。例えば、メモリ素子 M ***の書 込みを行う場合、列デコーダ51によりトランジス タ21 b のみが導通とされ、プロック56より印加さ れる7Vがデータ線22bに導かれ、メモリ素子の ドレインに印加される。第1の行デコーダ52は第 1 行線23 a を14 V とし、第 1 行線23 b は 0 V とす

る・第2の行デコーダ53により、第2行線54,55 は共に0 V とする。この状態でメモリ素子はM ri のみが電波を波すため、そのフローティングゲートに電子が往入さる。又、メモリ素子 M ri を消去する場合は、列デコーダ51によって選択されたトランジスタ21 b が 事通状態となってプロック56より印加される14 V がデータ線22 b に与えられる。第1の行デコーグ52によ選択された第1行線23 a は 0 V となり、第1行線23 b は高電位 9 V となる。

第2の行デコーダ53は第2行線54に2 Vを与え、第2行線55は9 Vとする。この時、データ線22a,22cはメモリ素子M.I. MIIを介して第2行線55から充電されるが、それらのメモリ素子が未審込みであっても関値電圧が高いことにより、7 V以上にはならない。この状態でメモリ素子M.I.はコントロールゲート0 V、ドレイン14 V、ソース2 Vであるから、データは消去される。メモリ素子MIIとMIIはドレイン電圧が7 V以下であるから消去されない。メモリ素子MIIとMIIはドレイン電圧が7 V以下であるから消去されない。メモリ素子MIIとMIIはコントロ

ールケート 9 V、ソース 9 V、ドレイン 7 V とな り、メモリ素子 M *** はコントロールゲート 9 V、 ソース 9 V、ドレイン14 V となる。この状態では 上記(2)式より、又、ソースドレインがバイアス されていることによりフローティングゲートの電 位は未審込みで 7 V以上、書込み状態でも 3 V以 上である。

第13図にドレイン電位とドレイン電流の関係を示す。

ソース9Vで機軸にドレイン電圧、縦軸にドレイン電流を示す。第13図においてa. b. c. d はそれぞれフローティングゲートの電圧が3V・5 V・7 V・9 Vの場合である。ドレイン電圧14 Vでもドレイン電流は10 - * A以下となって、メモリ索子は消去されない。これにより、目のでまた。メモリ索子 M *** のみが消去される。第3の実施例によれば、ピット単位又はバイト単位でのデータの消去が可能となる。これを実現した場合の消去が可能となる。これを実現した場合の消去が可能となる。で、古込み及び消去を繰り返した場合が込まれたメモリ素子は低かづつフローティングゲ

ート内の電子を失っていくが、これは定期的にデータのリフレッシュを実行すれば良く、その機能を装置内に持つことは難しくない。又、リフレッシュを実行する期間を決定するために装置内に、消去を実行したカウンタを備えることも、メモリ素子を用いて容易である。

なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。

(発明の効果)

以上、詳細に説明したように、本発明によれば、簡単な構造からなるEPRON を基本構成として、かつ、100 μ A 程度の微少な電流で短期間にフローティングゲートを有するメモリ案子のデータの雪込み、消去が可能であり、使用電圧も最大14 V 程度に低減することができるので、大幅な概能及び無限度の向上を図ることができる。従って、高級積回路装置を構成するのにに好適である。具体的には、

特開昭 63-308797(9)

- (1) 紫外線照射用窓を持たないPROM即ち、OTPROMのデータ構去を可能とする。
- (2) 磁気ディスクに代わる外部記憶用象積固路装置の製造が可能となる。
- (3) データ処理装置と直接配線接続して、電型オフ時のデータ保持を可能とする集積回路装置の整 造が可能となる。


4. 図面の簡単な説明

第1図は本発明の第1の実施例を示す半事体記憶装置の回路図、第2図は第1図の回路の各部の動作を説明する図、第3図は EPRONメモリ素子の等価回路、第4図はEEPRONメモリ素子の等価回路、第4図はEEPRONメモリ素子の画図、第6図は第5図のVI・VI線断面図、第7図は春公子で図、第6図は第5図のVI・VI線断面図、第7図は春公子で図、第10回は月去時の閾値電圧の変化を示す図、第10図はメモリ素子のフローティングゲートの電位を示すの容量分布を示す図、第11図は本発明の容量分布を示す図、第11回は本発明の第

2 の実施例を示す半導体記憶装置の回路図、第12 図は本発明の第3の実施例を示す半導体記憶装置 の回路図、第13図はその回路におけるドレイン電 位とドレイン電流の関係を示す図である。

10… P型基板、11… ドレイン、12… コントロールゲート、13… フローティングゲート、14… ソース、M:1、~ M:2・メモリ案子、21 a ~ 21 c … トランジスタ、22 a ~ 22 c … データ線、23 a . 23 b … ワード線、24. 41. 51… 列デコーダ、25… 行デコーダ、26… 建圧切換回路、26 a . 33. 35… 端子、27…共通ノード、28. 44. 56… ブロック、42. 43…nos トランジスタ、52…第1の行デコーダ、53…第2の行デコーダ、54.55 …第2行線。


特許出願人 冲電気工業株式会社 代理 人 弁理士 清 水 守





本発明の第/奥施例を示す半事体記憶装置の回路図


第 1 図

特開昭63-308797(10)









本光明の第2実施例を示す半導体記憶表置の回路図

第11図

特開昭 63-308797(12)

手統補正費 (自発)

昭和62年10月 9日

特許庁長官 小川邦夫政

1. 事件の表示

昭和62年特許顧第144033号

2. 発明の名称

半導体記憶装置

3. 補正をする者

 事件との関係 住所 (〒105)
 特許出願人 シナトラーセン 東京都港区虎ノ門 I 丁目 7 番 1 2 号 はキザシキ 名称 (0 2 9)

 名称 (0 2 9)
 神電気工業株式会社 トラート・シーナ 根本 南海男

4. 代理人

住所 〒(101) 東京都千代田区外神田3-4-10

神田寺ビル

氏名 (8963) 弁理士 清 水

5. 補正の対象

明細書の「特許請求の範囲の欄」、「発明の詳細

な説明の禰」及び「図面」

6. 補正の内容

別紙の通り



り、降伏電圧の近傍である第2の電圧を印加し、 フローティングゲート内の電荷量を変化させる手段を具備することを特徴とする半導体記憶装置。 (2) 前記非導通とする電圧は半導体基体にバイアスされる電位と同一であることを特徴とする特別とする特別である。

(3) 前記第2の電圧をマトリックス状の列に選択的に与える手段を具備していることを特徴とする特許求の範囲第1項記載の半導体記憶装置。 (4) 前記非導通とする電位をマトリックス状の行に選択的に与える手段を具備していることを特徴とする特許求の範囲第1項記載の半導体記憶装置。

(5) 前配第1又は第2の電圧を前記列に与えた 回数を記憶する手段を有することを特徴とする特 許請求の範囲第3項記載の半導体記憶装置。

- (2)発明の詳細な説明の簡を次の通り補正する。
- (1) 明細書の第4頁第20行目に記載の「フローティング」を「フローティングゲート」と補正する。

〔1〕特許請求の範囲の概を次の通り描正する。

(1)

(a) 半導体基体上に形成されたフローティングゲ - トを有するMOSトランジスタがマトリックス 状に配置されたメモリマトリックスと、

(b) 前記MOSトランジスタのフローティングゲート内の質荷量とコントロールゲートに印加される電圧とに応じて、前記MOSトランジスタの第1の電循と第2の電極との間に流れる電流により情報を読み取る手段と、

(c) 前記MOSトランジスタのコントロールゲートに前記MOSトランジスタの第1の電極と第2の電極と第2の電極とを導通させる電圧を与え、且つ第1の電極に第1の電圧を与えて、第1の電極と第2の電極との間に電流を波すことによりフローティングゲート内の電荷量を変化させる手段と、


(d) 前記MOSトランジスタのコントロールゲートに前記MOSトランジスタの第1の電極と第2 の質極とを非導通とする電圧を与え、且つ第1の 電極又は第2の電極に接電極の降伏電圧以下であ

- (2) 明細書の第10頁第7行目に記載された「書 込み、」を削除する。
- (3) 明細書の第12頁第5行目に記載の「なお、 電圧としては7Vを印加し、」を削除する。
- (4) 明細書の第12頁第19行目に記載の「生成される」を「熱的に励起される」と補正する。
- (5) 明細書の第14頁第2行目に記載の「直前」 を「以前」と補正する。
- (6) 明細書の第14頁第3行目に記載の「15V以上で、」を「15V以下で、」と補正する。
- (7) 明細書の第15頁第18行乃至第19行目に記載の「フローティングゲートとの」と同頁第19行目に記載の「それぞれの容量」との間に「、C。はドレインとフローティングゲートとの」を挿入する。
- (8) 明福書の第25頁第9行目乃至同頁第10行目 に記載された「フローティングゲートの電子量」 を「ドレイン電流」と補正する。
- (9) 明細書の第25頁第11行目に記載の「1桁以下」を「1桁以上」と補正する。
- (10) 明細書の第27頁第3行目に記載の「高電位

特開昭 63-308797(13)

14V」を「高電位14V又はVcc電位」と補正する。

- (11) 明細杏の第30頁第19行目に記載の「構成す
- るのにに」を「構成するのに」と補正する。
- 〔3〕図面中第1図を別紙の通り補正する。



本来明の第/奥施例を示す学事体記憶装置の回路図

第 1 図

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.